全桥LLC电路工作原理与设计难点解读

  C，一个变压器L，是一种经过控制开关频率（频率调节）来实现输出电压恒定的谐振电路。可分为半桥和全桥两种架构。

  交流方波电压或电流加在谐振网络两端，产生高频谐振，谐振电压或电流经过整流和滤波后，转变成直流电压或电流，以此来实现直流-直流变换（DC-DC）。

  LLC电路的工作原理是利用电抗（阻抗，感抗，容抗）来进行分压，因为感抗，容抗的大小都是频率f的函数，所以随频率的变化，感抗、容抗的大小就会跟随着变化，励磁电感上的交流分压可以由驱动频率来做调整，传输到次级经过整流，从而得到设计所需输出电压。

  在功率密度慢慢的升高的情况下，减小磁性器件的体积是非常必要的，这会给整个模块的布局带来很大的便利。为了尽可能的提高效率，改善模块内部散热，磁性器件的损耗也必须尽可能的小，同时损耗的降低也使得磁性器件使用B级在允许电压下不导电的材料成为可能，能更加进一步降造成本。另外还需要从绕制工艺和工时方面考虑电感与变压器的成本，这些都需要体现在磁性器件的设计当中。

  磁性器件的设计难点在于损耗与热，这两个互为一体，同时也是整个DC/DC电路的设计最难点。

  对于LLC谐振电路而言，由于采用调频控制，不同的输出电压和负载条件都对应着不同的工作频率，因此磁性器件的工作范围非常宽，工作频率从170kHz至450kHz，在任何一个工作点均一定要保证磁性器件的热设计满足降额要求或稳定性要求，否则整流模块的可靠性就无从保证。

  通过ansoft磁性器件仿真平台，对不同方案的磁性器件进行损耗仿真，得出不同磁芯和不同绕组结构的损耗结果，该结果较为接近真实情况，可以对计算结果进行修正，获得更为优化的方案。

  左图等效的是开关管未加并联电容的关断电流和电压示意图，i和V的交叠区域较大，损耗值也就较大，如果加了并联吸收电容，则等效的电流和电压波形如右图所示，功率P的积分值会较左图减小很多。效率的实测结果为，在全桥的左边桥臂和右边桥臂各加400p的并联电容后（在上管和下管并联电容的效果是一样的），轻载效率能大大的提升0.4％，满载效率能大大的提升0.1％。但是并联吸收电容的取值也不是越大越好，首先要保证开关管DS电压的上升时间不能大于死区时间，其次是较大的并联电容可能会引起ZVS条件的丧失，另外较大的电容会对电路的谐振参数产生影响。

  1） 采用骨架或线包外扩方案，降低磁芯被包裹区域的局部磁通密度，以此来降低局部热点；

  PCB寄生参数（引线电感）振荡引起的，下图是理想情况下主变原副边电流仿线 理想条件下仿线A输出，原边电流和副边波形如果考虑主变原副边漏感，原副边寄生电容等寄生参数，仿线A输出条件下原副边电流波形如下图所示：

  由于寄生参数的存在，导致原副边电流叠加了高频振荡谐波电流，这部分高频振荡电流的频率高(6MHz)，幅值大(峰峰值20A)，考虑集肤效应和邻近效应，主变绕组在6MHz频率点的交流阻抗是400kHz频率点的十几倍甚至几十倍，因此这部分振荡电流的存在，导致了主变绕组在42V输出时发热严重，引起了可靠性问题。

  声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

  进行了研究和分析对比，提出运用能够很好的满足目前市场对开关电源的高效率、低D电磁干扰、少元器件和超高的性价比的要求。并且针对

  ，及在软件中呈现重要的曲线，增益曲线、阻抗曲线、谐振腔各个电流电压的波形、

  ，及在软件中呈现重要的曲线，增益曲线、阻抗曲线、谐振腔各个电流电压的波形、

  都是针对大功率的拓扑结构，两者在选取上如何权衡呢?是否也存在两者结合后的应用拓扑？

  鸿蒙OpenHarmony【小型系统 烧录】（基于Hi3516开发板）

  【紫光同创盘古PGX-Nano教程】——（盘古PGX-Nano开发板/PG2L50H_MBG324第二章）按键消抖实验例程